(12)特許協力条約に基づいて公開された国際出願

(19) 世界知的所有権機関 国際事務局



(43) 国際公開日 2004 年7 月22 日 (22.07.2004)

PCT

(10) 国際公開番号 WO 2004/061813 A1

(51) 国際特許分類7:

G09G 3/36, 3/20, G02F 1/133

(21) 国際出願番号:

PCT/JP2003/016832

(22) 国際出願日:

2003年12月25日(25.12.2003)

(25) 国際出願の言語:

日本語

(26) 国際公開の言語:

日本語

(30) 優先権データ: 特願 2002-378777


2002年12月27日(27.12.2002) JP

(71) 出願人 (米国を除く全ての指定国について): 三洋電機株式会社 (SANYO ELECTRIC CO., LTD.) [JP/JP]; 〒570-0083 大阪府 守口市 京阪本通 2 丁目 5番 5 号 Osaka (JP). 鳥取三洋電機株式会社 (TOTTORI SANYO ELECTRIC CO., LTD.) [JP/JP]; 〒680-8634 鳥取県 鳥取市南吉方3丁目201番地 Tottori (JP).

- (72) 発明者; および
- (75) 発明者/出願人 (米国についてのみ): 小林 靖弘 (KOBAYASHI,Yasuhiro) [JP/JP]; 〒680-8634 鳥取県鳥取市南吉方3丁目201番地鳥取三洋電機株式会社内 Tottori (JP). 蓮仏 啓一 (REMBUTSU,Kelichi) [JP/JP]; 〒680-8634 鳥取県鳥取市南吉方3丁目201番地鳥取三洋電機株式会社内 Tottori (JP). 平賀悟 (HIRAGA,Satorix) [JP/JP]; 〒680-8634 鳥取県鳥取市南吉方3丁目201番地鳥取三洋電機株式会社内 Tottori (JP).
- (74) 代理人: 佐野 静夫 (SANO, Shizuo); 〒540-0032 大阪府 大阪市 中央区天満橋京町 2-6 天満橋八千代ビル別 館 Osaka (JP).

/続葉有/

- (54) Title: ACTIVE MATRIX TYPE LIQUID CRYSTAL DISPLAY DEVICE
- (54) 発明の名称: アクティブマトリクス型液晶表示装置



A...SELECTION PERIOD B...CLOCK PULSE

(57) Abstract: An active matrix type liquid crystal display device capable of reducing power consumption and eliminating switching loss so as not to cause surge when stepwise changing the gate pulse supplied to a gate line during selection. The device includes, as the selection voltage supply circuit (18), a first power source (VGH0) for supplying a predetermined selection voltage and a second power source (VANA) for supplying voltage lower than the selection voltage by a predetermined value, so that voltage from the second power source is always applied to an output section (VG1) of the selection voltage supply circuit and voltage from the first power source is superimposed during a time shorter than the selection period from the beginning of the selection time, thereby applying stepwise gate pulses (GPn, GPn+1, GPn+2, ...) to the predetermined selected gate lines (Xn, Xn+1, Xn+2, ...).

(57) 要約: アクティブマトリクス型液晶表示装置において、選択時にゲートラインに供給するゲートパルスを階段状に変化させる際に、消費電力が少なくなるようにするとともに切り換えロスをなくしてサージが発生しないようにするために、選択電圧供給回路(18)として、所定の選択電圧を供給する第1の電源(VGH0)と、前記選択電圧より所定値だけ低い電圧を供給する第2の電源(VANA)とを



(81) 指定国(国内): CN, KR, SG, US.

添付公開書類:

一 国際調査報告書

(84) 指定国 (広域): ヨーロッパ特許 (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IT, LU, MC, NL, PT, RO, SE, SI, SK, TR).

2文字コード及び他の略語については、定期発行される 各PCTガゼットの巻頭に掲載されている「コードと略語 のガイダンスノート」を参照。

備え、前記選択電圧供給回路の出力部(VG1)に、常時前記第2の電源からの電圧が印加されるようにし、選択期間の初めから前記選択期間より短い時間の間には前記第1の電源からの電圧が重畳されるようにして、所定の選択されたゲートライン(Xn、Xn+1、Xn+2···)に階段状のゲートパルス(GPn、GPn+1、GPn+2···)がそれぞれ印加されるようになす。

明細書

アクティブマトリクス型液晶表示装置

5 技術分野

本発明は、液晶パネル等のアクティブマトリクス型液晶表示装置に関し、特に液晶画素に接続された画素トランジスタに対するゲートパルス供給部を備えたアクティブマトリクス型液晶表示装置に関する。

10 背景技術

15

20

25

まず、従来のアクティブマトリクス型液晶表示装置の一般的な構成を、一画素部分の模式的な等価回路図である図5を参照して簡単に説明する。アクティブマトリクス型液晶表示装置の液晶パネル(不図示)の液晶画素はマトリクス状(例えばA列、B行(A、Bは自然数))に配置され、個々の液晶画素は液晶パネル上のゲートラインPXn(nはA以下の自然数)と信号ライン(ソースライン)Ym(mはB以下の自然数)の交点に設けられている。この液晶画素は等価的に液晶容量 C_{Lc} で表わされる。通常、液晶容量 C_{Lc} には補助容量 C_{S} が並列に接続されている。液晶容量 C_{Lc} の一端は駆動用の画素トランジスタ T_{R} に接続されているとともに、他端は対向電極に接続されて所定の基準電圧 V_{Com} が印加されている。

画素トランジスタTrは絶縁ゲート電界効果型のNチャンネル薄膜トランジスタTFT(Thin Film Transistor)からなり、そのドレイン電極Dは信号ラインYmに接続されており画像信号Vsigの供給を受け、また、ソース電極Sは液晶容量 C_{Lc} の一端、すなわち画素電極に接続されている。さらに、画素トランジスタTrのゲート電極GはゲートラインPXnに接続されて所定のゲート電圧Vgateを有するゲートパルスが印加されるようになっている。液晶容量 C_{Lc} とゲート電極Gとの間には結合容量G0、が形成される。この結合容量G1、は画素電極とゲートラインG1、の間の浮遊容量成分と画素トランジ

スタTr内部のソース領域とゲート領域との間の寄生容量成分が合わさったものであり、後者の寄生容量成分が支配的であるとともにその値は個々の画素トランジスタTrによってかなりのばらつきが存在している。

この図5における一画素の各部分に現れる電圧波形を、図6を用いて説明する。図6は時間を横軸にとり、この一画素に対応する画素トランジスタTrのゲート電極Gの電圧波形(図6中、実線200に対応)及びソース電極Sの電圧波形(図6中、実線201に対応)を、基準電圧Vcomを基準として表したものである。

まず、この画素の選択期間中に電圧V gateのゲートパルスがゲート電極Gに印加されると、画素トランジスタT r はオン状態になる。この時、信号ラインY m から供給された画像信号V sigが画素トランジスタT r を介して液晶画素に書き込まれてソース電極S の電位がV sigになり、いわゆるサンプリングが行なわれる。次にこの画素が非選択期間になるとゲートパルスの印加が停止されてローレベルゲート電圧が印加され、画素トランジスタT r はオフ状態となるが、書き込まれた画像信号は液晶容量C L c に保持されている。

ここで、ローレベルゲート電圧とは、画素トランジスタTrのゲート電極Gに印加したとき、画素トランジスタTrがオフ状態になるように設定された電圧Vgateよりも低い電圧をいう。また、ある画素を着目したときに、その画素を対象とした選択期間が始まってから非選択期間を経て、再び選択期間が始まるまでの期間を1フィールドという。

選択期間から非選択期間に移行するとき、矩形波であるゲートパルスはハイレベルからローレベルに急激に立ち下がるので、液晶容量C_{Lc}に蓄えられた電荷が、カップリングにより前述した結合容量C_{Gs}を介して瞬間的に放電する。このため、液晶画素に書き込まれた画像信号Vsigに電圧シフトΔV1が生じてしまう。つまり、ソース電極Sの電圧がΔV1分、低下してしまうのである。そして、液晶表示素子の個々の画素ごとに結合容量C_{Gs}の値には、ばらつきがあることから、前記電圧シフトΔV1にもばらつきが生じるので、このΔV1分の電圧の低下は結果として液晶パネルの表示画面を周期的に変化させ、いわゆるフリ

10

15

ッカ及び残像を生じて表示品位を著しく劣化させる。

なお、液晶画素には選択期間中に画像信号を書き込み、続く非選択期間中書き込まれた画像信号を保持して1フィールドが構成されるが、1フィールドにおける液晶画素の透過率はその間に液晶に印加される実効電圧によって決定される。したがって、画素トランジスタTrは、選択期間内に書き込みを完了するために必要なオン電流が確保できるものでなければならず、また、1フィールド期間中に液晶画素を点灯し続けるのに十分な実効電圧が得られるようにするために、非選択期間中(あるいは保持期間中)のリーク電流はできるだけ小さくする必要がある。実効電圧の変動にとっては、選択期間より遥かに長い非選択期間時の影響が大きいため、液晶容量 C_{1c} を充電した後、画素トランジスタTrがオフする時に生じる前述の電圧シフト Δ V1は、液晶に印加される実効電圧に大きな影響を与えることとなり、液晶パネルの表示品位が損なわれてしまう。

従来、電圧シフト Δ V1の絶対量及びばらつきを抑制するため、液晶容量 C_L cに並列接続されている補助容量 C_s を大きめに形成するという対策が講じられていた。すなわち結合容量 C_{Gs} を介して放電される電荷量を補うに足る電荷を予め補助容量 C_s に蓄えるものである。しかしながら、補助容量 C_s は液晶画素領域に形成されており、この寸法を大きく設定すると画素開口率(Aperture Ratio)が犠牲になるため、十分な表示コントラストを得ることができなくなる。

このような従来のアクティブマトリクス型液晶表示装置の電圧シフトの問題点 を解決するための一例が、特開平6-3647号公報(以下、「特許文献1」という)に開示されている。図7は、上記特許文献1に開示されている方法を用いた場合の、画素トランジスタTrのゲート電極Gの電圧波形(図7中、実線300に対応)及びソース電極Sの電圧波形(図7中、実線301に対応)を、基準電圧Vcomを基準として表したものである。

25 この特許文献1に開示されている方法は、図7に示すように、選択期間から非 選択期間に移行する直前に、一旦ゲート電極Gに印加される電圧レベルを第1の ハイレベルゲート電圧Vgate1よりも低い第2のハイレベルゲート電圧Vgate2 まで下げ、その後にゲートパルスPGPをローレベルゲート電圧まで立ち下げる

15

ことにより、書き込まれた画像信号Vsigの電圧シフト(図7中、 Δ V2)を抑制するようにしたものである。

このゲートパルスPGPの電圧レベルを第1のハイレベルゲート電圧Vgate 1 から第2のハイレベルゲート電圧Vgate 2 に下げるタイミングは、選択期間中液晶画素への書き込み動作に影響を与えないように、書き込みが完了した時点でなされる。このゲートパルスPGPがゲート電極Gに与える電圧を、第1のハイレベルゲート電圧Vgate 2 まで下げた後、非選択期間へ移行した際にローレベルゲート電圧まで立ち下げることにより、選択期間から非選択期間への移行時点でゲートラインPXnとソース電極Sとの間の電位差は小さくなるため、電圧シフト(図7中のΔV2に相当)を効果的に抑制できるようになる(即ち、電圧シフトΔV2を電圧シフトΔV1より小さくすることができる。)

上記特許文献1で採用されているアクティブマトリクス型液晶表示装置の具体的な駆動回路を図8を用いて説明する。図8において、アクティブマトリクス型液晶表示装置は、マトリクス状に配列された液晶画素LPと、個々の液晶画素LPを駆動する画素トランジスタTrとからなる表示部を有している。図8において、図5と同一の部分は同一の符号を付して説明を省略する。なお、図8では一列分の液晶画素のみを表わしている。

各画素トランジスタTrのゲート電極GにはゲートラインPX1, PX2, PX3, PX4, ・・・を介して垂直走査回路101が接続されており、線順次でそれぞれゲートパルスPGP1, PGP2, PGP3, PGP4, ・・・を印加して各画素トランジスタTrの選択動作を行なう。また、各画素トランジスタTrのドレイン電極Dには信号ラインYmを介して水平駆動回路102が接続されており、選択された画素トランジスタTrを介して画像信号Vsigを各液晶画素25 LPに書き込む。

垂直走査回路101はシフトレジスタ103から構成されており、このシフトレジスタ103はD型フリップフロップ104を多段接続した構造を有し、各D型フリップフロップ104は出力端子が共通結線された一対のインバータ105

15

20

, 106から構成されている。各インバータはPチャネル型の駆動トランジスタ 107を介して直列接続された一対の分圧抵抗R101, R102の中点に接続 されていると共に、Nチャネル型の駆動トランジスタ108を介してグランド側 に接続されている。これら一対の駆動トランジスタ107, 108はシフトクロ ックパルスVCK1, VCK2及びこれらの反転パルスに応答して導通しインバ ータ105、106を駆動する。

一対のインバータ105,106の共通結線された出力端子には第三のインバータ109の入力端子が接続されており、この第三のインバータ109の出力端子には各段のD型フリップフロップの出力パルスが現われる。この出力パルスは次段のD型フリップフロップの入力としても用いられる。第一段目のD型フリップフロップに対してスタート信号VSTを入力することにより、シフトレジスタ103は各段毎に順次半周期ずつ位相のずれた出力パルスを出力する。当該段の出力パルスと前段の出力パルスをナンドゲート素子110で論理処理した後インバータ111で反転することによりゲートパルスPGP1,PGP2,PGP3,PGP4,・・・が得られる。

そして、前記直列接続された分圧抵抗R101,R102の一端は電源電圧VVDDに接続されており、他端はスイッチングトランジスタ114を介してグランド側に接続されている。スイッチングトランジスタ114のゲート電極には制御電圧VCKXが周期的に印加されている。スイッチングトランジスタ114がオフ状態にある時には電源電圧VVDDがそのままシフトレジスタ103に供給され、各ゲートパルスPGPn(nは自然数)の電圧レベルは電源電圧と等しくなる。一方、スイッチングトランジスタ114がオン状態になると、R101とR102の比によって分圧された電圧がシフトレジスタ103に供給されるので、各ゲートパルスPGPnの電圧レベルもそれに従って低下する。

25 この例では、スイッチングトランジスタ114のゲート電極に印加される制御電圧VCKXは水平同期信号に応じてパルス状にレベル変化する。本例では水平周期は63.5 μ sに設定されており、その期間はゲートライン1本当たりの選択期間に相当する。制御電圧VCKXは各水平周期の最終部分で6 \sim 8 μ sの間

15

るようになる。

ハイレベルに変化する。この時間は選択期間内における画像信号の書き込み動作に影響を与えない様に設定されている。すなわち選択されたゲートライン上の画素に対して点順次で画像信号を書き込み終わった段階で制御電圧VCKXがハイレベルに切り換わる。制御電圧VCKXがハイレベルになるとスイッチングトランジスタ114がオン状態になるので、シフトレジスタ103に供給される電源電圧のレベルは、例えば第1のハイレベルゲート電圧Vgate1として設定された電源電圧VVDDの13.5 Vから8.5 V程度に設定された第2のハイレベルゲート電圧Vgate2にまで低下する。この低下量は一対の分圧抵抗R101,R102の比を適宜決めることにより適宜設定される。

この電源電圧の変動に応じて、例えば n 番目(n は自然数)のゲートパルスP G P n は一水平周期内においてそのレベルが 1 3.5 V から 8.5 V に階段状に変化する。次の水平周期では n + 1 番目のゲートラインに対応するゲートパルス P G P n + 1 が発生し同じく階段状にそのレベルが変化する。この様な動作によれば、垂直走査回路は個々のゲートパルス P G P n の印加電圧レベルを立ち下げる直前に、一旦ゲートパルス P G P n の電圧レベルを下げた後に立ち下げることにより画素に書き込まれた画像信号 V sigの電圧シフトを抑制することができる。このように、上記特許文献 1 に記載の方法では、ゲートパルス P G P n の立ち下がりを階段状とすることにより画像信号の電圧シフト Δ V 2 を有効に抑制でき

20 しかしながら、上記特許文献1に開示されている具体例では、ゲートドライバを構成するシフトレジスタ103に供給する電源供給電圧を電源電圧VVDDとVVDD×R102/(R101+R102)との間で変化させることにより、階段状に立ち下がるゲートパルスPGPnを得ているため、シフトレジスタ103を含む回路自体が複雑で大きく、且つ消費電流が大きくなるのでドライバの占める面積が大きくなってしまう。

また、電源電圧VVDDを抵抗R101とR102で分割したものをシフトレジスタ103の電源として使用しており、その分割した電圧には大きな電流依存性があることとなるため、シフトレジスタ103の電源電圧やゲートパルスPG

Pnの電圧が不安定になりやすい。

また、スイッチングトランジスタ114をオン/オフすることによりシフトレジスタ103などの論理素子の電源電圧を切り換えた時には、ゲートパルスPGPnの電圧にサージ電圧が発生してしまい、表示品位の劣化を引き起こす。加えて、シフトレジレスタ103などの論理素子は通常5V以下の電源電圧で駆動されることが多いのであるが、それよりも遙かに高い電圧、例えば13.5Vないしは8.5Vで駆動されるので、非常に高消費電力となってしまう。

発明の開示

15

20

25

10 本発明は、上記の点に鑑み、低消費電力かつ簡単な回路でありながら、切り換えに際してサージ電圧が発生することがなく、しかも、安定した階段状に切り換わるゲートパルスを発生させて良好な表示品位を得ることができるアクティブマートリクス型液晶表示装置を提供することを目的とする。

上記目的を達成するために、本発明に係るアクティブマトリクス型液晶表示装置は、マトリクス状に配置され、各々画素トランジスタによって駆動される画素電極と、列ごとに該画素トランジスタのゲート電極に接続された複数のゲートラインと、行ごとに該画素トランジスタのソース電極に接続された複数のソースラインと、順次所定の選択期間毎に所定の前記ゲートラインを選択電圧供給回路の出力部に結合するゲートドライバと、前記ソースラインに映像信号を供給するソースドライバとを有し、前記選択電圧供給回路は、所定の選択電圧を供給するための第1の電源と、前記所定の選択電圧より低い電圧を供給するための第2の電源とを有し、前記選択電圧供給回路の出力部に対して、常時前記第2の電源からの電圧が供給されているとともに、各々の前記選択期間の初めから前記選択期間の長さより短い時間の間には前記第1の電源からの電圧が供給されるようになすためのスイッチを設けている。

この構成によれば、各ゲートラインの選択期間中に階段状のゲートパルス電圧を印加することができるので、従来のアクティブマトリクス型液晶表示装置の電圧シフト(図6における Δ V 1)の問題点を解決することができるだけでなく、

10

15

20

25

選択電圧供給回路には常時所定の選択電圧より低い第2の電圧が供給されている ために、各ゲートラインに供給する電圧の切り換えに際してタイミングがずれて もサージ電圧が発生したり電圧が印加されなくなるようなことがない。

しかも、第1の電源及び第2の電源からなる独立した電源を有しているため、 安定した電圧が前記選択電圧供給回路の出力部に供給される結果、安定した電圧 の階段状のゲートパルスを供給することができるようになる。

また、本発明では上記構成において、前記第2の電源は、ダイオードを経て前 記選択電圧供給回路の出力部に接続されている。かかる構成を採用することによ り、第2の電源の電圧よりも高い第1の電源の電圧が印加されれば直ちに選択電 圧供給回路の出力電圧は第1の電源から供給される電圧に切り換わるので、簡単 な回路で、かつ低消費電力で階段状のゲートパルスを供給することができるよう になる。

さらに、本発明では上記構成において、前記第1の電源は前記スイッチを経て前記選択電圧供給回路の出力部に接続されている。かかる構成を採用することにより、簡単な回路で、かつ低消費電力で階段状のゲートパルスを供給することができるようになる。

さらに、本発明では上記構成において、前記画素トランジスタはアモルファスシリコンから作製されている。かかる構成を採用することにより、従来の電圧シフト(図6におけるΔV1)に起因する画質低下の問題が解決されているために、たとえアモルファスシリコンを用いることにより低温ポリシリコンから作製した場合に比して液晶表示パネルの画質が低下することがあるとしても、これを補うことができるばかりでなく製造工程を少なくすることができるので、安価に大画面の液晶表示パネルを製造することができるようになる。

また、本発明では上記構成において、前記選択電圧供給回路は、前記ゲートドライバと別体に設けている。かかる構成を採用することにより、前記選択電圧供給回路に大電流が流れて発熱量が多くなっても、冷却が容易になる。

また、本発明では上記構成において、前記選択電圧供給回路は、ローレベルゲート電圧電源と共にゲートドライバの外に配置されている。かかる構成を採用す

ることにより、前記選択電圧供給回路に大電流が流れて発熱量が多くなっても、 冷却が容易になる。

また、本発明では上記構成において、前記スイッチはゲートラインごとに並列 に設けられている。かかる構成を採用することにより、該スイッチとして小型の ものを複数個並列に分散配置することができるので、総体的に消費電力も減少し、 スイッチをゲートドライバと一体に組み込むことができるようになる。

図面の簡単な説明

5

- 図1 本発明の第1実施形態にかかるアクティブマトリクス型液晶表示装置の 10 駆動回路を示す図である。
 - 図2 図1の主要部分の出力波形を示す図である。
 - 図3 図1の選択電圧供給回路の具体的回路の一例を示す図である。
 - 図4 本発明の第2実施形態にかかるアクティブマトリクス型液晶表示装置の 駆動回路を示す図である。
- 15 図 5 従来のアクティブマトリクス型液晶表示装置の一般的な構成における一 画素部分の模式的な等価回路図である。
 - 図6 従来のアクティブマトリクス型液晶表示装置の一画素の各部分の電圧波形を示す図である。
- 図7 従来のアクティブマトリクス型液晶表示装置が抱える電圧シフトの問題 20 点を解決するための方法を示す図である。
 - 図8 図7の方法を実施するための具体的な駆動回路を示す図である。

発明を実施するための最良の形態

(第1実施形態)

25 以下、本発明の第1実施形態を図1〜図3を用いて詳細に説明する。図1は本発明の第1実施形態に対応するアクティブマトリクス型液晶表示装置の駆動回路 1を表す図、図2は図1の主要部分の出力波形を示す図、図3は図1の選択電圧 供給回路18の具体的回路図である。

10

15

20

25

本実施形態及び後述する第2実施形態に係るアクティブマトリクス型液晶表示 装置の液晶パネルの液晶画素は、マトリクス状(例えばA列、B行(A、Bは自 然数))に配置され、個々の液晶画素が液晶パネル上のゲートラインXn(nはA 以下の自然数)と信号ライン(ソースライン)Ym(nはB以下の自然数)の交点 に設けられているのは、図5を用いて説明した背景技術のものと同様である。

また、各液晶画素を駆動する画素トランジスタ及び、その各画素トランジスタのドレイン電極に接続される信号ラインは、図5を用いて説明した上記の背景技術のものと同様であるため、省略している。また、ゲートラインXnは、本実施形態におけるアクティブマトリクス型液晶表示装置の駆動回路1に設けられた画素トランジスタのゲート電極に接続されるという以外は、図5におけるPXnと同様のものである。

まず、図1を参照しながら本発明の第1実施形態に対応するアクティブマトリクス型液晶表示装置の駆動回路を説明する。アクティブマトリクス型液晶表示装置の駆動回路1は、図示しないCPU(Central Processing Unit)からのクロックパルス12(デューティー比は50%)が入力されるタイマ回路14及びシフトレジスタからなるゲートドライバ16とを有し、更にタイマ回路14からの出力を受ける選択電圧供給回路18と、各画素トランジスタ(不図示)のゲート電極に接続されているゲートラインXn、Xn+1、Xn+2・・・(nは自然数)と、ゲートラインXn、Xn+1、Xn+2・・・のそれぞれに接続されるゲートパルス制御スイッチ24n、24n+1、24n+2・・・と、ローレベルゲート電圧電源VGLを有している。

選択電圧供給回路18は、第1のハイレベルゲート電圧Vgate1を供給する第1の電源VGH0と、第1のハイレベルゲート電圧Vgate1より低い電圧であるVgate2を供給する第2の電源VAVAと、アノードが第2の電源VAVAの出力に接続されるとともにカソードが選択電圧供給回路18の出力部VG1に接続されたダイオード22と、第1の電源VGH0の出力部とダイオード22のカソードとの間の接続をタイマ回路14の出力を受けてオン/オフ制御するスイッチ20とを有する。また、選択電圧供給回路18の出力部VG1は、ゲートパルス

10

20

制御スイッチ24n、24n+1、24n+2・・・の全ての一端に接続されている。 ゲートドライバ16は、ゲートパルス制御スイッチ24n、24n+1、24n+2・・・のそれぞれに制御信号を与えており、その制御信号に応じて、例えばゲートラインXnには選択電圧供給回路18の出力電圧またはローレベル電源源VG Lの出力電圧が印加される。他のゲートライン(ゲートラインXn+1、Xn+2等) についても同様である。

第1のハイレベルゲート電圧Vgate1または第2のハイレベルゲート電圧Vgate2が、各画素トランジスタのゲート電極に印加されると、その各画素トランジスタはオン状態となる一方、ローレベルゲート電圧電源VGLが出力する電圧が各画素トランジスタのゲート電極に印加されると、その各画素トランジスタはオフ状態となる。

タイマ回路14は、CPUからのクロックパルス12の立ち上がりに応じてカウントを開始し、このクロックパルスの立ち下がり時よりは遅いが、次のクロックパルスの立ち上がり時よりも早い時にカウントが終了するようになっている。

15 換言すれば、タイマ回路14が1回のカウントを開始してから終了するまでの時間は、クロックパルス12の1/2クロックに要する時間よりも長いが、1クロックに要する時間よりも短いということである。

このタイマ回路14の出力により選択電圧供給回路18のスイッチ20を制御して、選択電圧供給回路18の出力部VG1の電圧を第1のハイレベルゲート電圧Vgate1とそれよりも低い第2のハイレベルゲート電圧Vgate2とに切り換えるようにしている。

より具体的いうと、タイマ回路14がカウント中は選択電圧供給回路18の出力部VG1に表れる電圧は第1のハイレベルゲート電圧Vgate1となり、タイマ回路14がカウント停止中は選択電圧供給回路18の出力部VG1に表れる電圧は第2のハイレベルゲート電圧Vgate2となるようにスイッチ20はタイマ回路14の出力により制御される。

次に、図2を参照しながら図1における主要部分の出力波形を説明する。図2 は、上から、選択電圧供給回路18の出力部VG1に表れる電圧、クロックパル

10

15

ス12、ゲートラインXnに印加される電圧(ゲートパルスGPn)、ゲートラインXn+1に印加される電圧(ゲートパルスGPn+1)、ゲートラインXn+2に印加される電圧(ゲートパルスGPn+2)の波形を示したものである。

図2に示すように、クロックパルス12の立ち上がり(タイミング t 0、 t 2 、 t 4、 t 6)とともに、タイマ回路14がカウントを開始するため選択電圧供給回路18の出力部VG1に表れる電圧は第1のハイレベルゲート電圧Vgate1となる。また、クロックパルス12が立ちあがってハイレベルとなった後、一度ローレベルになり、次に立ち上がるまでの間に、上述したようにタイマ回路14がカウントを終了(タイミング t 1、 t 3、 t 5)して停止するため、このカウント終了以降、次回のカウント開始(タイミング t 2、 t 4、 t 6)までは選択電圧供給回路18の出力部VG1に表れる電圧は第2のハイレベルゲート電圧Vgate2となっている。

また、タイミング t 0 からタイミング t 2 の期間、タイミング t 2 からタイミング t 4 の期間、タイミング t 4 からタイミング t 6 の期間は、それぞれゲートラインXnに印加する電圧で駆動される画素の選択期間(ゲートラインXnの選択期間とも言える)、ゲートラインXn+1に印加する電圧で駆動される画素の選択期間(ゲートラインXn+2に印加する電圧で駆動される画素の選択期間とも言える)、ゲートラインXn+2に印加する電圧で駆動される画素の選択期間(ゲートラインXn+2の選択期間とも言える)を表している。

一方、図1に戻ると、CPUからのクロックパルス12はシフトレジスタからなるゲートドライバ16にも導入されており、このゲートドライバ16により、1フィールド期間(図6参照)中に前記CPUからのクロックパルス12の立ち上がりに同期して、各ゲートラインXn、Xn+1、Xn+2・・・がゲートパルス制御スイッチ24n、24n+1、24n+2・・・により順次線順序で所定時間選択され、その選択期間に当たるゲートライン(図1ではXnが選択されているものが示されている。)が選択電圧供給回路18の出力部VG1に接続され、他のゲートライン(図1におけるXn+1、Xn+2等)は全てローレベルゲート電圧電源VGLに接続される。

10

15

従って、図2に示すように、1フィールド期間中に選択期間に至ったゲートラインXnに印加されるゲートパルスGPnは、最初に低レベル電圧源であるローレベルゲート電圧電源VGLから供給される電圧より急速に第1のハイレベルゲート電圧Vgate1まで立ち上がり(タイミング t 0)、その後所定の期間後に第2のハイレベルゲート電圧Vgate2に下がり(タイミング t 1)、その後選択期間の終了とともにローレベルゲート電圧電源VGLから供給される電圧まで急速に立ち下がり(タイミング t 2)、次のフィールドの選択期間になるまでこの状態が維持される。次いで順次選択期間になるゲートラインXn+1、Xn+2・・・にもGPnと同様の階段状のゲートパルスGPn+1、GPn+2・・・が印加される。

なお、本実施形態においては、例えば、1つの選択期間(タイミング t 0 から t 2 までの期間等)は13.5 μ s、タイミング t 0 から t 1 まで、タイミング t 2 から t 3 まで及びタイミング t 4 から t 5 までの期間は1 1 μ s、タイミング t 1 から t 2 まで、タイミング t 3 から t 4 まで及びタイミング t 5 から t 6 までの期間は2.5 μ s としている。また、例えば第1の電源 V GH 0 が供給する第1のハイレベルゲート電圧 V gate 1 は 2 5 V、第2の電源 V ANAが供給する第2のハイレベルゲート電圧 V gate 2 は 1 3 V としている。もちろん、本発明は、これらの時間(1 3 .5 μ s等)や電圧値(2 5 V等)に限定されるものではない。

次に、図3を用いて図1の選択電圧供給回路18の具体的回路について説明す 20 る。図1と同一の部分は同一の符号を付して説明を省略する。

第1の電源VGH0の出力は抵抗R1を介してPNP型のトランジスタ20aのエミッタに接続され、トランジスタ20aのコレクタは抵抗R5を介してNPN型のトランジスタTr_bのコレクタに接続されている。また、トランジスタ20aのエミッタは抵抗R2、R3及びR4介してトランジスタTr_bのベースに接続されているとともに、抵抗R2と抵抗R3の接続点はトランジスタ20aのベースに、抵抗R3と抵抗R4の接続点はNPN型のトランジスタTr_aのコレクタに接続されている。また、トランジスタTr_bのベースは抵抗R7を介して接地されており、トランジスタTr_a、Tr_bのエミッタは双方、接

地されている。

10

15

20

25

また、トランジスタ Tr_a のベースは抵抗R8を介して接地されているとともに、タイマ回路14の出力(図中のTO)に接続されている。

第2の電源VANAの出力は、ダイオード22を介してトランジスタ20aの コレクタに接続されており、トランジスタ20aのコレクタは抵抗R6を介して 選択電圧供給回路18の出力部VG1と接続されている。

尚、トランジスタT r_a とトランジスタT r_b は、そのスイッチングの切り換えにより選択電圧供給回路 180出力部 VG1の電圧をシフトさせるレベルシフト回路 26 を構成している。また、タイマ回路 14 は時間を計測するためのタイマ素子 14A を備えており、タイマ回路 14 には電源電圧 VDD0 とクロックパルス 12 が与えられている。トランジスタ 20 a は、図 1 におけるスイッチ 2 0 を具体化したものに相当している。

上記の接続関係から分かるように、第2のハイレベルゲート電圧Vgate 2を供給する第2の電源VANAはダイオード22を経て選択電圧供給回路18の出力部VG1へ接続され、また、第1のハイレベルゲート電圧Vgate 1を供給する第1の電源VGH0は、タイマ14の出力がレベルシフト回路26を経て接続されているスイッチ20を経て同じく出力部VG1へ接続されている。すなわち、この選択電圧供給回路18の出力部VG1に表れる電圧は、常時第2の電源VANAがダイオード22を経て出力部VG1に接続されているため、トランジスタ20aがオフ状態の場合は第2の電源VANAが供給する電圧、すなわちVgate 2が出力され、トランジスタ20aがオン状態の場合は第1の電源VGH0の供給する電圧、すなわちVgate 1が出力されるようになっている。

そして、タイマ回路14がカウント中は、トランジスタTr_aがオンし、且つトランジスタTr_bがオフするようなハイレベルの電圧がタイマ回路14から出力されるとともに、抵抗R2における電圧降下によりトランジスタ20aがオンするように各抵抗の抵抗値が設定されている。また、タイマ回路14がカウント停止中は、トランジスタTr_aがオフし、且つトランジスタTr_bがオンするようなローレベルの電圧がタイマ回路14から出力されるとともに、抵抗R

15

20

25

2における電圧降下によりトランジスタ20aがオンしないように各抵抗の抵抗 値が設定されている。

したがって、タイマ回路14がカウント中はトランジスタ20aがオン状態となるので、選択電圧供給回路18の出力部VG1に表れる電圧は第1のハイレベルゲート電圧Vgate1となり、タイマ回路14がカウントを停止中はトランジスタ20aがオフ状態となるので、選択電圧供給回路18の出力部VG1に表れる電圧は第2のハイレベルゲート電圧Vgate2となる。

尚、上述したように、PNP型のトランジスタ20aは、図1におけるスイッチ20を具体化した一例に過ぎない。本発明は、スイッチ20としてPNP型のトランジスタ20aを採用することに限定されるものではなく、スイッチ20としてNPN型のトランジスタやリレー等を採用して、図3の構成と同様の作用を奏するように回路構成を変形してもよいのは勿論である。

このように、本実施形態によれば、各ゲートラインの選択期間中に階段状のゲートパルス電圧を印加することができるので、従来のアクティブマトリクス型液晶表示装置が抱えていた電圧シフト(図6のΔV1に相当)の問題点を解決することができるだけでなく、常時第2の電源VANAからVgate2に相当する電圧をダイオード22を経て選択電圧供給回路18の出力部VG1に供給するとともに、タイマ回路14がカウントをしている間にスイッチ20をオンにすることにより第1の電源VGH0から第1のハイレベルゲート電圧Vgate1に相当する電圧を前記選択電圧供給回路18の出力部VG1に供給されるようになしてあるので、ハイレベルゲート電圧の切り換えの際にロスがなく、サージ電圧が発生することはなくなる。

さらに、タイマ回路14、ゲートドライバ16等のロジック回路は5V以下の電圧で作動させることができるので、上記特許文献1に記載されているものと比すると非常に消費電力を少なくすることができる。

また、本実施形態の構成は以下のように記載することもできる。 "予め第1のハイレベルゲート電圧Vgate1に相当する電圧を発生するための第1の電源VGHOと、この第1のハイレベルのゲート電圧Vgate1から所定電圧だけ低い第2

15

20

25

のハイレベルゲート電圧Vgate 2 に相当する電圧を発生するための第2の電源VANAとを設け、この第2の電源VANAから常時ダイオードを経て第2のハイレベルゲート電圧Vgate 2 を供給するようにし、その第2のハイレベルゲート電圧Vgate 2 に重畳するように第1のハイレベルゲート電圧Vgate 1をオン・オフ制御する。"

なお、上記の第1実施形態においては、選択電圧供給回路18において一つのスイッチ20を使用したが、このような構成ではスイッチ20に大電流が流れるため、発熱の問題を考慮すると前記選択電圧供給回路18はゲートドライバ16とは別体に設けることが好ましい。選択電圧供給回路18に大電流が流れて発熱量が多くなっても、冷却が容易になるからである。また、同様の理由からローレベルゲート電圧電源VGLもゲートドライバ16とは別体に設けてもよい。

ここで、上記 "別体に設ける"とは、ゲートドライバ16等をIC(integrated circuit)に組み込む際に、ゲートドライバ16と選択電圧供給回路18やローレベルゲート電圧電源VGLとを、別のICに組み込むことを意味する。また、ゲートドライバ16と選択電圧供給回路18やローレベルゲート電圧電源VGLとを、同一の単体ICに組み込んだとしても、ゲートドライバ16と選択電圧供給回路18やローレベルゲート電圧電源VGLとの物理的な距離を、上記冷却が容易となる程度に大きくとることも、上記 "別体に設ける"ことと同様と解釈することもできる。尚、"選択電圧供給回路18またはローレベルゲート電圧電源VGLをゲートドライバ16と別体に設ける"という表現は、"選択電圧供給回路18またはローレベルゲート電圧電源VGLをゲートドライバ16の外に配置する"と表現することもできる。

(第2実施形態)

このような発熱の問題点を解決して選択電圧供給回路(具体的には、後述する 選択電圧供給回路 5 8)をゲートドライバ 1 6 に組み込めるようになした変形例 を本発明の第 2 実施形態として図 4 に示す。図 4 は本発明の第 2 実施形態に対応 するアクティブマトリクス型液晶表示装置の駆動回路 2 を表す図である。図 1 と 同一の部分には同一の符号を付して説明を省略する。

10

図4に記載のものにおいて図1に記載のものと相違している点は、図3におけるレベルシフト回路26に相当する回路をタイマ回路14内に組み込んだものをタイマ回路54としてタイマ回路14に変えて採用し、ゲートドライバ16と共に複数個のNPN型のスイッチングトランジスタTrn、Trn+1、Trn+2・・

・を各ゲートラインごとに並列に接続して分散配置し、該スイッチングトランジスタT r n、T r n+1、T r n+2・・・のベースを全て前記タイマ回路 5 4 内のレベルシフト回路の出力に、同じくコレクタを第1の電源 V G H O I C

選択電圧供給回路58は、図1における選択電圧供給回路18のスイッチ20を、上記スイッチングトランジスタTrn、Trn+1、Trn+2・・・に変更した以外は選択電圧供給回路18と同じであり、選択電圧供給回路58の出力部VG2は、選択電圧供給回路18の出力部VG1に対応するものである。

15 尚、タイマ回路54のレベルシフト回路の出力はタイマ回路54自体の出力になっており、タイマ回路54は、レベルシフト回路を自身の内部に組み込んでいる以外はタイマ回路14と同様のものである。従って、タイマ回路54はタイマ回路14と同様、CPUからのクロックパルス12の立ち上がりに応じてカウントを開始し、このクロックパルスの立ち下がり時よりは遅いが、次のクロックパルスの立ち下がり時よりは遅いが、次のクロックパルスの立ち上がり時よりも早い時にカウントが終了するようになっている。

このタイマ回路 5 4 の出力によりスイッチングトランジスタTrn、Trn+1、Trn+2・・・を制御して、選択電圧供給回路 5 8 の出力部VG2の電圧を第 1 のハイレベルゲート電圧Vgate 1 とそれよりも低い第 2 のハイレベルゲート電圧 Vgate 2 とに切り換えるようにしている。

25 そして、タイマ回路14と同様、具体的には、タイマ回路54がカウント中は 選択電圧供給回路58の出力部VG2に表れる電圧は第1のハイレベルゲート電 圧Vgate1となり、タイマ回路54がカウント停止中は選択電圧供給回路58の 出力部VG2に表れる電圧は第2のハイレベルゲート電圧Vgate2となるように

15

20

スイッチングトランジスタTrn、Trn+1、Trn+2・・・はタイマ回路54の 出力により制御される。

この第2実施形態においては、選択電圧供給回路58の出力部VG2には常時ダイオード22を経て第2電源VANAから第2のハイレベルゲート電圧Vgate 2に相当する電圧が印加されており、タイマ回路54がカウントを続けている間にタイマ回路54に備えられたレベルシフト回路からの出力により、スイッチングトランジスタTrn、Trn+1、Trn+2・・・のうち複数個のスイッチングトランジスタがオン状態となり、第1の電源VGH0のから第1のハイレベルゲート電圧Vgate 1 が選択電圧供給回路58の出力部VG2に印加されるようになっている。

従って、複数個のスイッチングトランジスタTrn、Trn+1、Trn+2・・・が並列に配置されているため、スイッチングトランジスタTrn、Trn+1、Trn+2・・・の個々に流れる電流値はその個数に反比例して小さくなり、その発熱量も小さくなるので、選択電圧供給回路58をゲートドライバ16と一体に組み込むことができるようになる。もちろん、選択電圧供給回路58のうち、スイッチングトランジスタTrn、Trn+1、Trn+2・・・だけをゲートドライバ16と一体に組み込むこともできる。また、第2実施形態においても、ハイレベルゲート電圧の切り換えの際にロスがない等の上述した第1実施形態の有する効果を奏することは勿論である。

なお、前記スイッチングトランジスタTrn、Trn+1、Trn+2・・・の数は、図4では各ゲートラインXn、Xn+1、Xn+2・・・に対応するように設けられているが、必ずしもこのような構成とする必要はなく、この複数個のスイッチングトランジスタTrn、Trn+1、Trn+2・・・をゲートドライバ16と一体に配置した際に発熱による影響が無視できるような個数となせばよい。

25 また、上記"一体に組み込む"や"一体に配置"とは、上述の"別体に設ける"とは逆の意味であり、ゲートドライバ16等をICに組み込む際に、ゲートドライバ16と選択電圧供給回路18を、同一の単体ICに組み込むことを意味する。また、ゲートドライバ16と選択電圧供給回路18、物理的に異なるICに

10

組み込んだとしても、ゲートドライバ16を組み込んだICと選択電圧供給回路 18を組み込んだICを一緒にモールドする等して実質的に一体化する場合も、 上記"一体に組み込む"や"一体に配置"ことと同様と解釈することもできる。

なお、上述の第1実施形態及び第2実施形態における画素トランジスタはTFTからなり、そのTFTはアモルファスシリコンから作製されていることが好ましい。双方の実施形態においては、従来のアクティブマトリクス型液晶表示装置が抱えていた電圧シフト(図6の Δ V 1 に相当)に起因する画質低下の問題が解決されているために、たとえアモルファスシリコンを用いることにより低温ポリシリコンから作製した場合に比して液晶表示パネルの画質が低下することがあるとしても、これを補うことができるばかりでなく製造工程を少なくすることができるので、安価に大画面の液晶表示パネルを製造することができるようになるからである。

産業上の利用可能性

上述のとおり、本発明に係るアクティブマトリクス型液晶表示装置によれば、 低消費電力かつ簡単な回路でありながら、切り換えに際してサージ電圧が発生す ることがなく、しかも、安定した階段状に切り換わるゲートパルスを発生させて 良好な表示品位を得ることができる。

請求の節囲

1. アクティブマトリクス型液晶表示装置において、

マトリクス状に配置され、各々画素トランジスタによって駆動される画素電極と、列ごとに該画素トランジスタのゲート電極に接続された複数のゲートラインと、行ごとに該画素トランジスタのソース電極に接続された複数のソースラインと、順次所定の選択期間毎に所定の前記ゲートラインを選択電圧供給回路の出力部に結合するゲートドライバと、前記ソースラインに映像信号を供給するソースドライバとを有し、

- 10 前記選択電圧供給回路は、所定の選択電圧を供給するための第1の電源と、前 記所定の選択電圧より低い電圧を供給するための第2の電源とを有し、前記選択 電圧供給回路の出力部に対して、常時前記第2の電源からの電圧が供給されてい るとともに、各々の前記選択期間の初めから前記選択期間の長さより短い時間の 間には前記第1の電源からの電圧が供給されるようになすためのスイッチが設け られている。
 - 2. 請求項1に記載のアクティブマトリクス型液晶表示装置であって、 前記第2の電源は、ダイオードを経て前記選択電圧供給回路の出力部に接続さ れている。

20

- 3. 請求項2に記載のアクティブマトリクス型液晶表示装置であって、 前記第1の電源は、前記スイッチを経て前記選択電圧供給回路の出力部に接続 されている。
- 25 4. 請求項1~3のいずれかに記載のアクティブマトリクス型液晶表示装置で あって、

前記画素トランジスタは、アモルファスシリコンから作製されている。

5. 請求項1~3のいずれかに記載のアクティブマトリクス型液晶表示装置であって、


前記選択電圧供給回路は、前記ゲートドライバと別体に設けられている。


5 6. 請求項1~3のいずれかに記載のアクティブマトリクス型液晶表示装置で あって、


前記選択電圧供給回路は、ローレベルゲート電圧電源と共に前記ゲートドライ バの外に配置されている。

10 7. 請求項1~3のいずれかに記載のアクティブマトリクス型液晶表示装置で あって、

前記スイッチは、各ゲートラインごとに並列に設けられている。










図 5




図 6






図 7









International application No. PCT/JP03/16832

A. CLASSIFICATION OF SUBJECT MATTER			
Int.	Cl ⁷ G09G3/36, 3/20, G02F1/133		
According t	o International Patent Classification (IPC) or to both n	ational classification and IPC	
	S SEARCHED		
Minimum d	ocumentation searched (classification system followed	by classification symbols)	
Int.	C1 ⁷ G09G3/36, 3/20, G02F1/133		
•		··	
Documental	tion searched other than minimum documentation to the Lyo Shinan Koho 1922–1996		
	uyo Shinan Koho 1922-1996 i Jitsuyo Shinan Koho 1971-2004	Toroku Jitsuyo Shinan Koho Jitsuyo Shinan Toroku Koho	
		•	
Electronic o	ata base consulted during the international search (nam	ne of data base and, where practicable, sear	rch terms used)
C. DOCU	MENTS CONSIDERED TO BE RELEVANT		· · · · · · · · · · · · · · · · · · ·
Category*	· · · · · · · · · · · · · · · · · · ·		
	Citation of document, with indication, where ap	propriate, of the relevant passages	Relevant to claim No.
A	JP 9-101502 A (Sony Corp.), 15 April, 1997 (15.04.97),		1-7
	Full text; Figs. 1 to 7	·	
	(Family: none)		
· A	TD 2-74000 N /Enditon Ttd \		. .
, W	JP 2-74989 A (Fujitsu Ltd.), 14 March, 1990 (14.03.90),	·	1-7
	Page 5, upper left column, li	ine 16 to page 6,	
	lower right column, line 18;	Figs. 1 to 3	•
	(Family: none)		
·	•	.	•
			•
•			
Furth	er documents are listed in the continuation of Box C.	See patent family annex.	
* Special	categories of cited documents:	"T" later document published after the inter	motional filing date or
"A" docum	ent defining the general state of the art which is not ered to be of particular relevance	priority date and not in conflict with th	e application but cited to
"E" earlier	document but published on or after the international filing	"X" understand the principle or theory under document of particular relevance; the c	laimed invention cannot be
date "L" document which may throw doubts on priority claim(s) or which is		considered novel or cannot be consider step when the document is taken alone	
cited to establish the publication date of another citation or other special reason (as specified)		"Y" document of particular relevance; the considered to involve an inventive step	laimed invention cannot be
"O" docum	ent referring to an oral disclosure, use, exhibition or other	combined with one or more other such	documents, such
means "P" document published prior to the international filing date but later		combination being obvious to a person document member of the same patent f	skilled in the art amily
	e priority date claimed actual completion of the international search	Date of mailing of the international searce	1
	arch, 2004 (10.03.04)	23 March, 2004 (23.	03.04)
		•	•
Name and mailing address of the ISA/		Authorized officer	· ·
Japanese Patent Office			
Facsimile No.		Telephone No.	

国際課	# Z	3.4±
E DV W	₩	K 🗆

A. 発明の属する分野の分類 (国際特許分類 (IPC))					
Int. cl' G09G3/36, 3/20, G02F1/133					
り、強木さにより買					
B. 調査を行った分野					
調査を行った最小限資料(国際特許分類(IPC))					
Int. cl' G09G3/36, 3/20, G02F1/133					
最小限資料以外の資料で調査を行った分野に含まれるもの					
日本国実用新案公報 1922-1996年 日本国公開実用新案公報 1971-2004年					
日本国公開実用新案公報 1971-2004年 日本国登録実用新案公報 1994-2004年	•				
日本国実用新案登録公報 1996-2004年					
1350 2001					
国際調査で使用した電子データベース(データベースの名称	. 調査に使用した用語)				
C. 関連すると認められる文献					
引用文献の	関連する				
カテゴリー* 引用文献名 及び一部の箇所が関連する	ときは、その関連する箇所の表示 請求の範囲の番号				
A JP 9-101502 A (ソニー株式会社)					
	1-7				
1997.04.15,全文,図1-7(ファミリ	ーなし)				
A 77 0 74000 1 (77 1 27 1) 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1					
A JP 2-74989 A (富士通株式会社)	1-7				
1990.03.14,第5頁左上欄第16行~第6	5頁右下欄第18行,第1-3図				
(ファミリーなし)					
	•				
□ C欄の続きにも文献が列挙されている。	□ パテントファミリーに関する別紙を参照。				
* 引用文献のカテゴリー の日の後に公表された文献					
5. 4. 5000000000000000000000000000000000					
,					
もの 出願と矛盾するものではなく、発明の原理又は理「E」国際出願日前の出願または特許であるが、国際出願日 の理解のために引用するもの					
以後に公表されたもの 「X」特に関連のある文献であって、当該文献のみっ					
「L」優先権主張に疑義を提起する文献又は他の文献の発行	の新規性又は進歩性がないと考えられるもの				
日若しくは他の特別な理由を確立するために引用する	「Y」特に関連のある文献であって、当該文献と他の1以				
文献(理由を付す)	上の文献との、当業者にとって自明である組合せに				
「〇」「明による開示、使用、展示等に言及する文献」 よって進歩性がないと考えられるもの					
「P」国際出願日前で、かつ優先権の主張の基礎となる出願 「&」同一パテントファミリー文献					
国際調査を完了した日 国際調査報告の発送日					
10.03.2004	国際調査報告の発送日				
	23. 3. 2004				
国際調査機関の名称及びあて先	特許庁審査官(権限のある職員) 2G 9509				
日本国特許庁(ISA/JP)	特許庁番金官(権限のある職員)				
郵便番号100-8915	INCT INCA				
東京都千代田区段が関三丁目4番3号	電話番号 03-3581-1101 内線 3226				